AI-Chips sind ein Systemproblem

1. Der Accelerator ist nur der sichtbarste Baustein

Bei großen AI-Workloads zählt nicht nur Rechenleistung. Modelle müssen Gewichte und Aktivierungen bewegen, Knoten synchronisieren und mit möglichst wenig Leerlauf arbeiten. Dadurch werden Speicherbandbreite, Interconnects und Netzwerktopologie zu ebenso strategischen Faktoren wie der Chip selbst.

Die Marvell-Google-Vereinbarung ist deshalb interessanter als Lieferketten- als als Börsenmeldung: Sie unterstreicht, wie Hyperscaler technische Abhängigkeiten auf mehrere Spezialisten verteilen können. Reuters beschreibt die Vereinbarung als Ausbau von Marvells Rolle rund um Googles kundenspezifische AI-Chips; die exakten wirtschaftlichen Werte hängen teilweise an Bedingungen.

2. Alternative Architekturen müssen am Workload gemessen werden

Cerebras positioniert CS-4 für AI-Inferenz mit sehr großen Wafer-Scale-Chips und einer überarbeiteten Systemarchitektur. Das ist ein anderer Ansatz als klassische Cluster vieler einzelner Beschleuniger. Ob daraus ein Vorteil wird, hängt von Modellgröße, Batch-Verhalten, Latenz, Softwareunterstützung und Kosten pro nutzbarem Output ab.

NovaTech behandelt Herstellerangaben zu Durchsatz deshalb nicht als universelle Rangliste. Die belastbare Frage lautet: Welcher Workload, welche Precision, welche Netzwerkkonfiguration, welche Auslastung und welche Gesamtkosten wurden gemessen?

3. Was Entscheider beobachten sollten

Für Architekturteams sind fünf Ebenen sinnvoll: Verfügbarkeit der Hardware, unterstützte Frameworks, Speicher- und Netzwerkgrenzen, Betriebskosten einschließlich Energie und Kühlung sowie Exit-Kosten aus proprietären Stacks. Für Produktteams kommt Latenz hinzu. Für Procurement zählt zusätzlich die Frage, ob eine zweite Lieferquelle technisch wirklich austauschbar ist.